画布 1
数字逻辑设计
  数制和码制
    数字信号分类
      脉冲型（归0型）
        一个脉冲代表“1”，无脉冲代表“0”
        与时间相关
      电平型（不归0型）
        高电平为“1”，低电平为“0”
        与时间无关
    不同数制转化
      二、八、十六转十
        乘上各位的权重即可
      十转二
        整数除2
          整数部分使用2去除，保留余数，再用商除2，直至商为0，所得余数的倒序即为二进制数的整数部分
        小数乘2
          小数部分用2去乘，保留乘积的整数为二进制小数，再用积的小数去乘2，直至乘积为0或是达到所要的精度
      二转八、十六
        分组转换
      十转八、十六
        先转乘二进制，再转成八、十六进制
    二进制的数学运算
      原码
        带符号位的二进制数为原码
      反码
        正数的反码与原码相同
        负数的原码除了符号位外全部取反
      补码
        正数的补码与原码相同
        负数的补码为其反码+1
      所有减法可以变为补码的加法
        符号位和+最高有效数字位进位相加=加法符号（舍弃进位）
    常用术语
      数码
        代表一个确切的数字
      代码
        特定的二进制数码组，是不同信号的代号，不一定有数的含义
      编码
        有权码（自然码）
          8421（BCD）码
          2421码
            0和9，1和8等互为反码
          5211码
        无权码
          余3码
            它按二进制展开后的十进制数比所表示的十进制数大3（从0011当0开始）
          循环码
            最低位以0110循环
            相邻两个码组仅有一位不同，抗干扰能力强
        n位二进制数可以组合成2^n各不同的信息，给每个信息规定一个具体的码组，这种过程叫做编码
  逻辑代数基础
    概述
      逻辑代数中的变量只有“0”和“1”，并且它们没有数值意义，只是表示事物的两种逻辑状态
    基本运算
      与
      或
      非
      与非
      或非
      与或非
        以四变量为例，若AB同时为1或CD同时为1，输出Y才等于0
      异或
      同或
    基本公式
      分配律
        A+BC=(A+B)(A+C)
      吸收律
        A+AB=A
        A(A+B)=A
        A+A'B=A+B
      摩根定律（反演律）
        (AB)'=A'+B'
        (A+B)'=A'B'
      代入定理
        任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数G来替换，则等式仍然成立
      对偶定理
        设Y是一个逻辑函数，如果将Y中所有的“+”换成“·”，“·”换成“+”，“1”换成“0”，“0”换成“1”，变量保持不变，则所得的新逻辑式子YD成为Y的对偶式
        变量保持不变
        如果两个函数相等，则其对偶是也相等，反之亦然
    逻辑函数
      表示方法
        真值表
        函数式
        逻辑图（电路图）
        波形图（时序图）
      表示方法之间的转换
      逻辑函数标准型
        最小项之和（标准与或式）
          对于n变量函数，有2^n个最小项
          最小项的编号
            A的频率最低（变得最慢），越后越快
            使用m_i表示
          最小项的性质
            任一取值，仅有一个最小项为1
            全体最小项之和为1
            任意两个最小项乘积为0
            相邻两个最小项可以合并，只留下公共因子
              相邻性：两个最小项之间只有一个因子不同
          标准与或式
            使用A+A'=1对非最小项进行补全
        任何一个逻辑函数都可以表达成这两种形式
        最大项之积（标准或与式）
          对于n变量函数，有2^n个最大项
          n个变量均以原变量或反变量的形式在M中出现一次
          最大项编号
            频率与最小项相同，但是若真值表中为0则为原变量，为1则为反变量
          最大项性质
            任一取值，仅有一个最大项为0
            全体最大项逻辑积为0
            任意两个最大项之和为1
            只有一个变量不同的两个最大想的乘积等于各相同变量之和
          标准或与式
            使用AA'=0对非最大项进行补全
            实际化简时，可以先化为最小项，再找出那些不在最小项中的即可
        最小项和最大项的关系
      逻辑函数化简方法
        公式化简法
          最简与或式
            所含乘积项最少，且每个乘积项中因子也最少
          最简或与式
            所含和项最少，且每个和项中相加项也最少
        卡诺图化简法
          使用循环码标注行和列
          合并原则，画大小为2^i的矩形
          化简不唯一
          化简原则
            覆盖所有的1
            圈成的矩形最大
            圈成的矩形最少
          圈0化简也可以
            化简为或与式，行列取值为0写为原变量，取值为1写成反变量
          若两个函数Y和G卡诺图相同，则Y=G
          若两个函数卡诺图中的0和1是对调的，则这两个函数互补
          可以使用卡诺图进行逻辑运算
        具有无关项的逻辑函数
          约束项
            恒等于0，不能出现的最小项
              反正也不会出现，就是无关的
          任意项
            输入变量的取值对电路功能无影响
          约束项和任意项统称无关项
          最小项表达形式：Y=Σm+Σd
          无关项可以做1或做0处理
        逻辑函数表达式类型转换
          与或转与或非
            画出卡诺图，圈0写出补函数的与或式，再取反即可
          与或转或非
            画出卡诺图，圈0得到最简或于式，进行两次取反，利用摩根定理即可得到或非式
  门电路
    概述
      正负逻辑系统
        正逻辑
          用高电平表示逻辑“1”
        负逻辑
          用低电平表示逻辑“1”
        正负逻辑式互为对偶式
      高低电平实现
        单开关电路
          功耗较大
        互补开关电路
          S1闭合S2断开，S1断开S2闭合
          功耗较低
      数字电路概述
        对元器件精度和稳定性要求都比模拟电路低
        抗干扰能力强
    半导体二极管门电路
      稳态开关
        使用二极管代替
      二极管与门
      二极管或门
      缺点
        电平有偏移
        带负载能力差
    CMOS门电路
      增强型NMOS
        转移特性
          导通
            当
            管子导通，
          截止
            当
            管子截止，
        低电平截止，高电平导通
      增强型PMOS
        转移特性
          导通
            当
            管子导通，
          截止
            当
            管子截止，
        低电平导通，高电平截止
      CMOS反相器
        低电平时
          T1(PMOS)导通，T2(NMOS)截止
        高电平时
          T1(PMOS)截止，T2(NMOS)导通
        构成互补对称电路
        由于其截止电阻很高，故其静态功耗很小
        输入噪声容限
          高电平噪声容限
          低电平噪声容限
      CMOS与非门
      CMOS或非门
      带缓冲级的CMOS与非门
      OD门（漏极开路与非门）
        一定要有上拉电阻RL
        线与
        OD门的带负载能力
          OD输出为高电平时
          OD输出为低电平时
        特点
          通过改变VDD的值，可以改变输出高电平VOH的大小
          输出管设计尺寸较大，可以承受很大的电流和电压，可以直接驱动小型继电器
        应用
          实现与或非运算
          实现电平转换
          实现数据采集
      传输门
        特点
          结构对称，漏源可以互换
          利用CMOS传输门何CMOS反相器可以组成各种复杂的逻辑电路
          可以组成双向模拟开关信号
          可以双向工作
          当C=1时，开关闭合，vo=vi（左边等于右边）
          当C=0时，开关断开，输出为高阻态
        接负载情况
            C=0时，vo=0
            C=1时，输出电压为
            其中Ktg为电压传输系数
            应该使RL>>Rtg
      三态反相器
          EN'=0时，Y=A'
          EN'=1时，Y=Z（高阻）
    TTL门电路
      悬空怎么办
      开关电路
          三极管的截止与导通
          当vi<Von（开启电压）为低电压时，三极管截止，输出为高电平
          当vi为高电平时，三极管饱和导通，为低电平
        在截止和饱和导通的切换方面有一定的滞后性
      反相器
        我能带多少
          推拉式输出结构
          T4和T5总有一个导通，一个截止，这样能够降低输出级的功耗，提高带负载能力
            噪声容限
              即两个反相器之间允许的噪声扰动
        扇出系数
          即一个门电路驱动同类型门电路的个数
          表示了门电路的带负载能力
          计算方法
          对于不同的逻辑电路，需要认真考虑是不是一个低电平和多个低电平是等价的，如果是，则算一个低电平就好
      输入端负载特性（输入端通过电阻接地）
        若Rp<0.7KΩ，构成低电平输入方式
        若Rp>1.5KΩ，构成高电平输入方式
          悬空则构成高电平输入方式
      与非门
      或非门
      与或非门
      异或门
      OC门（集电极开路与非门）
          外接负载电阻的计算
            线与输出为高电平时
            线与输出为低电平时
          应用
            实现与或非逻辑-线与
            实现电平转换
            实现数据采集
  组合逻辑电路
    特点
      任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关
      信号的流向是单向性的，没有从输出到输入端的反馈
      有延迟时间
    分析方法
      1. 由所给的电路写出输出端的逻辑式
      2. 将所得的逻辑式进行化简
      3. 由化简后的逻辑式写出输出输入的真值表
      4. 由真值表分析电路的逻辑功能，即是做什么用的
    编码器
      把每一个高低电平信号变成一个对应的二进制代码
      74HC148
        8线-3线优先编码器
        S'选通输入端
          当S'=1时，所有输出端锁定高电平
          当S'=0时，正常工作
        I7'的优先级最高
        输入和输出都是低电平有效
        YS'和YES'组合可以输出编码器状态
          YS' YES'
1 1 不工作
0 1 工作，但无输入
1 0 工作，且有输入
0 0 不可能出现
        若要进行其扩展，需要将高优先权的YS'端与S'端相连接即可
      74HC147
        二-十进制优先编码器
    译码器
      74LS138
        3线-8线译码器
        使用G1,G2',G3'进行两片译码器的连接
        可以较为容易地使用其进行逻辑电路的设计
          一般和与非门组合使用
      74HC42
        二-十进制译码器
      显示译码器
        半导体数码管（LED显示器）
          材料不同，发光的颜色不一样
          分为共阴极和共阳极两类
          优点
            工作电压低
            体积小
            寿命长
            可靠性高
            响应时间短
            亮度高
          缺点
            工作电流大（10mA）
        液晶显示器（LCD显示器）
          优点
            功耗极低
            工作电压低
          缺点
            亮度低
    数据选择器
      实验课唯二我不会的之一
      74LS153
        双4选1数据选择器
        通过控制S1'和S2'，并在输出端加装或门，达到8选1数据选择器的功能
      使用数据选择器设计组合逻辑电路
        1. 使用最小项的方法列出输出的逻辑函数
        2. 将逻辑函数与芯片的输出逻辑式及进行比较
        3. 若逻辑函数的逻辑变量个数大于数据选择器的地址输入线个数，则需要将部分逻辑变量接入数据输入端
    加法器
      半加器
        只考虑两个1位二进制数相加，不考虑低位的进位
        S=A⨁B
          本位和
        CO=AB
          进位
      全加器
        除了考虑加数和被加数之外，还考虑了低位的进位CI
        S=A⨁B⨁CI
        CO=AB+CI(A+B)
      串行进位加法器
        将CO作为高位的CI
        运算速度慢
        信号需要逐级传递，即从低位向高位传递
      超前进位加法器
        运算开始时即可得到各位的进位信号
        进位生成函数：Gi=AiBi
        进位传递函数：Pi=Ai+Bi
        提高了运算速度，但是同时增加了电路的复杂性
    数值比较器
      CC14585
74LS85
        4位二进制比较器
        拥有拓展端，单独使用时接高电平，多块使用时接上一块的输出端
        在串联前端的芯片用来表示低位，在后面的用来表示高位
    竞争-冒险现象
      竞争
        门电路的两个输入信号同时向相反的逻辑电平跳变
      判断
        在输入变量每次只有一个改变状态的简单情况下
        只要输出端的逻辑函数在一定条件下能够化简为Y=A+A'或Y=AA'，则可判定存在竞争-冒险现象
      消除方法
        接入滤波电容
        引入选通脉冲
        修改逻辑设计
          增加冗余项
  触发器
    概述
      定义
        能够储存1位二值信号的基本单元电路
      特点
        两个能自行保持的稳定状态
        根据输入信号可以置成0或1
      分类
        触发方式
          电平触发
          脉冲触发
          边沿触发
        逻辑功能
    SR锁存器
      由或非门构成
        SD控制置0还是置1，RD与SD相反
        若SD=RD=0，则储存
        若SD=RD=1，正反信号都为1
      由与非门构成
        SD' RD' Q* 说明
0 0 都为1 禁态
0 1 1 置1
1 0 0 置0
1 1 Q 储存
        和或非门是一样的，所以两个都是取反信号
      任何时候，输入都能直接改变输出的状态
    电平触发的触发器
      同步SR触发器
        加入了时钟信号，只有在CLK=1时，SR才能起作用，而且是全部变化都能够起作用
        其真值表与或非门组成的SR锁存器一致，但是SR的变化仅在高电平时有效
        有时会增加异步置位端
        在CLK=1期间，Q和Q'可能会随S、R变化多次翻转（空翻）
      （电平）D触发器
        直接将RD接一个反相器连接SD
    脉冲触发的触发器
      主从SR触发器
        主触发器高电平触发，从触发器低电平触发，总的来说，由于从触发为低电平时输入无法被改变，故是一个下降沿触发的触发器
        从触发器的时钟信号相较于主触发器的时钟信号取了一个反
        下降沿触发
        在CLK=1期间，主触发器的输出仍然会随输入的变化而变化，且仍然存在不定态，输入信号应遵守SR=0
      主从JK触发器
        为了使主从SR触发器在S=R=1时也有确定的状态，于是将Q反馈到K端，将Q'反馈到J
        和SR锁存器基本上一一对应，但是J=K=1时，Q和Q'均取反
        对于输入端不止一个的JK触发器，多个输入之间的关系是与
        由于收到了反馈信号的影响，在CLK=1时，主触发器也只能翻转一次（以第一次翻转决定）！
          这就是存在一次变化的问题
        下降沿触发
    边沿触发的触发器
      （边沿）D触发器
        用两个电平触发D触发器（FF1和FF2）构成一个边沿触发D触发器
        由于在FF1的之中信号之前接了一个反相器（FF2相当于接了两个反相器），故原本下降沿触发的性质变为了上升沿触发
        也可以使用CMOS传输门构成边沿触发的D触发器
          通过TG门的分组实现在不同电平的状态下改动FF1和FF2的电平情况
      共同优点
        其次态仅取决于CLK信号的上升沿或下降沿到达时输入的逻辑状态
        大幅提高了触发器的抗干扰能力
      描述方法
        特性表
        特性方程
        状态方程
      SR触发器
        真值表与SR锁存器相同
        特性方程
          Q*=S+R'Q
SR=0
      （边沿）JK触发器
        特性方程
          Q*=JQ'+K'Q
      D触发器
        特性方程
          Q*=D
        利用JK触发器构成D触发器
          输入K与J相反即可
      T触发器
        特性方程
          Q*=TQ'+T'Q
        利用JK触发器构成D触发器
          输入K与J相同即可
  时序逻辑电路
    概述
      任意时刻的输出信号不仅取决于当前时刻的输入信号，还取决于电路原来的状态
      可以分为组合逻辑电路和存储电路两个部分
      三个方程组
        输出方程
          Y=F(X,Q)
          求组合逻辑电路的输出
        驱动方程
          Z=G(X,Q)
          求存储电路的输入
        状态方程
          Q*=H(Z,Q)
          求存储电路的输出
      分类
        根据时钟分
          同步时序逻辑电路
          异步时序逻辑电路
        根据输出信号分
          米利型时序逻辑电路
            输出信号不仅取决于存储电路的状态，而且还取决于输入变量
          穆尔型时序逻辑电路
            输出信号仅仅取决于存储电路的状态
            穆尔型是米利型的特例
            要考虑自启动问题
    同步时序逻辑电路分析方法
      1. 写出每个触发器的驱动方程（每个触发器输入信号的逻辑函数式）
      2. 把得到的驱动方程代入相应触发器的特性方程中，得到每个触发器的状态方程
      3. 根据逻辑图写出电路的输出方程
    常用时序逻辑电路
      寄存器
        数码寄存器
        移位寄存器
          将多个D触发器串联便可以实现移位寄存器
          每个D触发器的输出可以作为并行输出
          由于触发器有传输延迟时间，故在上升沿到达时，各触发器按前一级触发器原来的状态反转
          74LS194A
            双向移位寄存器
            引脚
              DIR
                数据右移串行输入端
              DIL
                数据左移串行输入端
              D0-D3
                数据并行输入端
              Q0-Q3
                数据并行输出端
              S1、S0
                工作状态控制端
                RD' S1 S0 工作状态
0 x x 置零
1 0 0 保持
1 0 1 右移
1 1 0 左移
1 1 1 并行输入
            若将第一片的DIL接到第二片的Q0，将第二片的DIR接到第一片的Q3，可以扩展成一个8位双向移位寄存器
      计数器
        加法计数器
        减法计数器
        任意进制计数器构成方法
          异步清零法
          置数法
            73LS191为同步置数
            74LS191为异步置数
          串行进位
          并行进位
        扭环形计数器
          存在无效循环
          n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍
          在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在电路状态译码时不会出现竞争-冒险现象
        顺序脉冲发生器
        序列信号发生器
    同步时序逻辑电路设计方法
  数模和模数转换
    概述
      D/A转换器
        DAC
        数字信号转模拟信号
      A/D转换器
        ADC
        模拟信号转数字信号
      性能指标
        转换精度
        转换速度
      D/A转换器
        权电阻网络
          电阻值越高，权值越低
          以四个电阻为例的权电阻网络
          优点
            结构简单
            电阻元件少
          缺点
            阻值相差较大
            难以保证电阻的精度
        倒T形电阻网络
          计算公式与上面一样
          前面所接的电阻越少，权值越高
        转换精度
          也就是分辨率
          位数越多，等级越多，分辨率越高
        转换误差
          比例系数误差、漂移误差、非线性误差
          转换误差一般用最低有效位的倍数表示
          LSB
            输入为00...01时的输出电压
      A/D转换器
        取样定理
          一般取值为3到5倍
        编码
          将量化的结果用代码表示出来
        量化误差
          原理性误差，无法消除
        量化方式
          只舍不入量化方式
          四舍五入量化方式